设计创「芯」，质量在心：加特兰第三届“质量月”圆满落幕
在自动驾驶快速演进过程中，芯片在车内的应用更加广泛，同时由于苛刻的使用环境，汽车芯片在整个生命周期内会经历不同的温度、湿度环境，以及集成电路本身的电磁干扰，还有驾驶过程中的振动甚至撞击，因此汽车芯片要求极高的可靠性和安全性。
面对汽车芯片的高标准、严要求，加特兰作为毫米波雷达芯片的领军企业，始终坚持“追求品质”的核心价值观和“质量为先，科技致善”的质量方针。近期，加特兰举办了第三届“质量月”活动，旨在通过为期一个多月的活动，在全公司范围内强化质量意识，进一步加强车规级芯片零缺陷管理，推动质量管理创新，提供更加高质量、高可靠性、高性能的毫米波雷达技术。
J Lab Open Day：揭秘全球领先的毫米波射频测试方案
加特兰J Lab是具有ESD防护的万级洁净度5S实验室，拥有自研的高频SoC测试方案，能够满足车规级芯片更为苛刻的应用环境和更长的生命周期要求。每一颗加特兰车规级芯片都必须通过严密的三温测试，测试项目超过数千项，出厂测试率达到100%，这意味着客户收到的每一颗芯片都经过全面验证，质量得到充分保证。
在本届“质量月”活动中，来自加特兰各部门的员工深入ATE实验室J Lab，参观ATE自动测试机及其他测试设备，充分了解了车规级毫米波雷达芯片ATE测试的运作流程。参观活动结束后，加特兰研发人员表示：“通过这次活动，我们对于芯片测试的全过程有了深刻的了解。同时我们芯片设计人员更加意识到，质量以及相关的测试项也需要做更加严苛的设计保证，以提高生产效率和良率。”
质量讲座，推动设计流程创新
同期，加特兰还举办了三场质量相关讲座，包括FA讲座、DFMEA分享、ASPICE运用讲座，在公司内部强调了对于品质的不懈追求，也激发了芯片设计过程中不断创新的启示。
FA讲座
FA（Failure Analysis 失效分析）作为一种非常必要的分析技术，广泛应用在芯片设计、可靠性验证、量产良率提升、客诉RMA等各个阶段。加特兰十分重视FA能力的建设，也深刻认识到FA在产品质量保证方面的作用。本届“质量月”邀请了FA专家开展讲座，主要针对日常同事们遇到并反馈的问题，进行逐一讲解，包括：如何发起FA分析流程、芯片的常见失效模式和失效机理、失效分析的设备及其工作原理、常见失效案例分享等。通过此次讲座，加特兰员工可以更好地了解并使用好FA这一强大的工具。加特兰通过失效分析反馈的结果，不断迭代芯片设计，优化生产制造流程，形成了良好的正反馈，持续提高芯片的质量和可靠性。
DFMEA分享
DFMEA（Design Failure Mode and Effects Analysis）作为国际通用的设计阶段的潜在失效模式及后果分析工具，是设计阶段产品质量管理的重要手段，对提升设计质量至关重要。加特兰将DFMEA作为零缺陷管理的重要环节，嵌入到产品的全生命周期中，确保质量管理贯穿从设计到生产的每个环节，保证了更高质量、更可靠、更高性能的高频毫米波技术。通过深入探讨DFMEA的基本知识和流程操作要领，讲座加深了员工对于设计阶段质量控制的重要性认识。
ASPICE运用
ASPICE（Automotive Software Process Improvement and Capacity dEtermination 汽车软件过程改进及能力评定）管理概念旨在建立和改进软件开发过程，通过规范化和持续的流程优化，不断提高软件开发过程的合规水平。近期，加特兰Alps-Pro AUTOSAR项目通过了ASPICE CL2（Capability Level 2）评估，标志着加特兰在软件质量管理能力及研发质量体系建设方面取得重大进展。在“追求品质”的道路上，加特兰将继续通过ASPICE理念不断规范化研发流程，在满足行业法规和标准要求的同时，在研发流程、效率、迭代能力及可复用性等方面持续优化，减少研发流程中缺陷和错误的发生，以达到更高的质量要求，最终为用户提供优质且有竞争力的产品。这一全面而系统的管理概念在讲座中得到了深入阐述，为员工在流程设计思路及过程持续改进的不断创新提供了参考。
通过本次“质量月”活动，加特兰在内部再次强调了对品质的持续追求，激发了在芯片设计和测试流程中不断创新的灵感，为未来的技术创新和产品研发和量产奠定了坚实基础。加特兰将继续秉承“追求品质”的价值观，坚持零缺陷管理，不断在设计交付中提升质量，做到“质量为先，科技致善”。
